Specificazione
| T5L0 ASIC | Sviluppatu da DWIN.Produzione di massa in 2020, 1MBytes nè Flash nantu à u chip, 512KBytes utilizati per almacenà a basa di dati d'utilizatori.Ciclu di riscrittura: più di 100.000 volte |
| Culore | 262K culori |
| Tipu LCD | IPS, TFT LCD |
| Angulu di vista | Angolo di visione ampio, 85°/85°/85°/85° (L/R/U/D) |
| Zona di visualizazione (AA) | 53,28 mm (L) × 53,28 mm (H) |
| Risoluzione | 480 * 480 |
| Retroilluminazione | LED |
| Luminosità | DMG48480F021_01WTC:350nit DMG48480F021_01WTCZ01:350nit DMG48480F021_01WTCZ02:50nit DMG48480F021_01WN:400nit |
| Tensione di putenza | 3.6 ~ 5.5V, valore tipicu di 5V |
| Operazione attuale | VCC = 5 V, retroilluminazione accesa, 170 mA |
| VCC = 5 V, retroilluminazione spenta, 110 mA |
| Temperature di travagliu | -10 ~ 60 ℃ |
| Temperature di almacenamiento | -20 ~ 70 ℃ |
| Umidità di travagliu | 10% ~ 90% RH |
| Interfaccia d'utilizatore | 50Pin_0.5mm FPC |
| Baudrate | 3150 ~ 3225600 bps |
| Tensione di Output | Output 1; 3,0 ~ 3,3 V |
| Output 0;0~0,3 V | |
| Tensione di input （RXD） | Ingressu 1; 3,3 V |
| Ingressu 0; 0 ~ 0,5 V | |
| Interfaccia | UART2: TTL; UART4: TTL; (Solu dispunibule dopu a cunfigurazione OS) UART5: TTL; (Solu dispunibule dopu a cunfigurazione OS) |
| Flash | 8 MB |
| Pin | Definizione | I/O | Descrizzione Funziunale |
| 1 | 5V | I | Alimentazione, DC3.6-5.5V |
| 2 | 5V | I | |
| 3 | GND | GND | GND |
| 4 | GND | GND | |
| 5 | GND | GND | |
| 6 | AD7 | I | 5 ADC di input.Risoluzione 12-bit in casu di alimentazione 3.3V.Tensione di entrata 0-3.3V.Eccettu per AD6, i dati di u restu sò mandati à u core OS via UART3 in tempu reale cù una freccia di campionamentu di 16KHz.AD1 è AD5 pò esse usatu in parallelu, è AD3 è AD7 pò esse usatu in parallelu, chì uguali à dui 32KHz sample AD.AD1, AD3, AD5, AD7 pò ièssiri usatu in parallelu, chì uguali à un 64KHz sample AD;i dati sò sommati 1024 volte è dopu divisu da 64 per ottene un valore AD 64Hz 16bit per oversampling. |
| 7 | AD6 | I | |
| 8 | AD5 | I | |
| 9 | AD3 | I | |
| 10 | AD1 | I | |
| 11 | + 3,3 | O | Uscita 3.3V, carica massima di 150mA. |
| 12 | SPK | O | MOSFET esternu per guidà buzzer o parlante.A resistenza esterna di 10K deve esse tirata à a terra per assicurà chì a putenza hè bassa. |
| 13 | SD_CD | I/O | Interfaccia SD/SDHC, L'SD_CK cunnette un condensatore 22pF à GND vicinu à l'interfaccia di a carta SD. |
| 14 | SD_CK | O | |
| 15 | SD_D3 | I/O | |
| 16 | SD_D2 | I/O | |
| 17 | SD_D1 | I/O | |
| 18 | SD_D0 | I/O | |
| 19 | PWM0 | O | 2 uscita PWM a 16 bit.A resistenza esterna di 10K deve esse tirata à a terra per assicurà chì a putenza hè bassa. U core OS pò esse cuntrullatu in tempu reale via UART3 |
| 20 | PWM1 | O | |
| 21 | P3.3 | I/O | Se utilizate RX8130 o SD2058 I2C RTC per cunnette à i dui IO, SCL deve esse cunnessu à P3.2, è SDA cunnessu à P3.3 in parallelu cù resistenza di 10K pull-up à 3.3V. |
| 22 | P3.2 | I/O | |
| 23 | P3.1/EX1 | I/O | Pò esse usatu cum'è una interruzzione esterna 1 input à u stessu tempu, è supporta tramindui i modi d'interruzzione di u livellu di bassa tensione o di u trailing edge. |
| 24 | P3.0/EX0 | I/O | Pò esse usatu cum'è un input di interruzzione esterna 0 à u stessu tempu, è supporta tramindui modi d'interruzzione di u livellu di bassa tensione o di u trailing edge. |
| 25 | P2.7 | I/O | interfaccia IO |
| 26 | P2.6 | I/O | interfaccia IO |
| 27 | P2.5 | I/O | interfaccia IO |
| 28 | P2.4 | I/O | interfaccia IO |
| 29 | P2.3 | I/O | interfaccia IO |
| 30 | P2.2 | I/O | interfaccia IO |
| 31 | P2.1 | I/O | interfaccia IO |
| 32 | P2.0 | I/O | interfaccia IO |
| 33 | P1.7 | I/O | interfaccia IO |
| 34 | P1.6 | I/O | interfaccia IO |
| 35 | P1.5 | I/O | interfaccia IO |
| 36 | P1.4 | I/O | interfaccia IO |
| 37 | P1.3 | I/O | interfaccia IO |
| 38 | P1.2 | I/O | interfaccia IO |
| 39 | P1.1 | I/O | interfaccia IO |
| 40 | P1.0 | I/O | interfaccia IO |
| 41 | UART4_TXD | O | UART4 |
| 42 | UART4_RXD | I | |
| 43 | UART5_TXD | O | UART5 |
| 44 | UART5_RXD | I | |
| 45 | P0.0 | I/O | interfaccia IO |
| 46 | P0.1 | I/O | interfaccia IO |
| 47 | CAN_TX | O | interfaccia CAN |
| 48 | CAN_RX | I | |
| 49 | UART2_TXD | O | UART2 (portu seriale UART0 di u core OS) |
| 50 | UART2_RXD | I |
