Specificazione
| T5L0 ASIC | Sviluppatu da DWIN.Produzione di massa in 2020, 1MBytes Nor Flash nantu à u chip, 128Kbytes spaziu di almacenamentu variabile per u scambiu di dati cù OS CPU Core è memoria.Ciclu di riscrittura: più di 100.000 volte | ||
| Culore | 262K culori | ||
| Tipu LCD | TN, TFT LCD | ||
| Angulu di vista | Angolo di visione normale, valore tipico di 70°/70°/30°/40° (L/R/U/D) | ||
| Zona di visualizazione (AA) | 154,08 mm (L) × 85,92 mm (H) | ||
| Risoluzione | 800 × 480 | ||
| Retroilluminazione | LED | ||
| Luminosità | DMG80480F070_01WN: 250 nit | ||
| DMG80480F070_01WTR: 200 nit | |||
| Tipu | RTP (pannellu touch resistivo) | ||
| Struttura | Film ITO + vetru ITO | ||
| Modu Touch | Puntu di sustegnu toccu è trascina | ||
| Durezza di a superficia | 3H | ||
| Trasmissione di luce | Più di 80% | ||
| A vita | Dotting> 1.000.000 volte;Stroke> 100.000 volte;150 g di forza, daretu è avanti cuntatu cum'è duie volte | ||
| Tensione di putenza | 3,6 ~ 5,5 V | ||
| Operazione attuale | VCC = +5V, retroilluminazione accesa, 410mA | ||
| VCC = +5V, retroilluminazione off, 115mA | |||
| Temperature di travagliu | -10 ℃ ~ 60 ℃ | ||
| Temperature di almacenamiento | -20 ℃ ~ 70 ℃ | ||
| Umidità di travagliu | 10% ~ 90% RH, valore tipicu di 60% RH | ||
| Baudrate | 3150 ~ 3225600 bps | ||
| Tensione di Output | Output 1, Iout = 8mA;3.0 ~ 3.3V | ||
| Output 0, Iout = -8mA;0 ~ 0,3 V | |||
| Tensione di input（RXD） | Ingressu 1；3.3V | ||
| Ingressu 0; 0 ~ 0,5 V | |||
| Interfaccia | UART2: TTL; | ||
| UART4: TTL; （ Solu dispunibule dopu a cunfigurazione OS） | |||
| UART5: TTL; (Solu dispunibule dopu a cunfigurazione OS | |||
| Format di dati | UART2: N81; | ||
| UART4: N81/E81/O81/N82;4 modi (configurazione OS) | |||
| UART5: N81/E81/O81/N82;4 modi (configurazione OS) | |||
| Socket | 50Pin_0.5mm FPC | ||
| Flash | 8 M Byte | ||
| PIN | Definizione | I/O | Descrizzione Funziunale |
| 1 | + 5V | I | Alimentazione, DC3.6-5.5V |
| 2 | + 5V | I | |
| 3 | GND | GND | GND |
| 4 | GND | GND | |
| 5 | GND | GND | |
| 6 | AD7 | I | 5 ADC di input.Risoluzione 12-bit in casu di alimentazione 3.3V.0-3.3V input tensione.Eccettu per AD6, i dati di u restu sò mandati à u core OS via UART3 in tempu reale cù una freccia di campionamentu di 16KHz.AD1 è AD5 ponu esse usatu in parallelu, è AD3 è AD7 pò esse usatu in parallelu, chì uguali à dui 32KHz campionamentu AD.AD1, AD3, AD5, AD7 pò ièssiri usatu in parallelu, chì uguali à un AD di campionamentu 64KHz;i dati sò sommati 1024 volte è poi divisu da 64 per ottene un valore AD 64Hz 16bit per oversampling. |
| 7 | AD6 | I | |
| 8 | AD5 | I | |
| 9 | AD3 | I | |
| 10 | AD1 | I | |
| 11 | + 3,3 | O | Uscita 3.3V, carica massima di 150mA. |
| 12 | SPK | O | MOSFET esternu per guidà buzzer o parlante.A resistenza esterna 10K deve esse tiratu falà à a terra per assicurà chì u putere-on hè bassu livellu. |
| 13 | SD_CD | IO | Interfaccia SD/SDHC, u SD_CK cunnette un condensatore 22pF à GND vicinu l'interfaccia di a carta SD. |
| 14 | SD_CK | O | |
| 15 | SD_D3 | IO | |
| 16 | SD_D2 | IO | |
| 17 | SD_D1 | IO | |
| 18 | SD_D0 | IO | |
| 19 | PWM0 | O | 2 uscita PWM a 16 bit.A resistenza esterna 10K deve esse tirata finu à a terra per assicurà chì u putere-on hè bassu livellu.U core OS pò esse cuntrullatu in tempu reale via UART3 |
| 20 | PWM1 | O | |
| 21 | P3.3 | IO | Se utilizate RX8130 o SD2058 I2C RTC per cunnette à i dui IO, SCL deve esse cunnessu à P3.2, è SDA cunnessu à P3.3 in parallelu. cù resistenza 10K pull-up à 3.3V. |
| 22 | P3.2 | IO | |
| 23 | P3.1/EX1 | IO | Si pò ièssiri usatu comu un interrupt esterni 1 input à u listessu tempu, è supporta tramindui i modi d'interruzzione di u livellu di bassa tensione o di u trailing edge. |
| 24 | P3.0/EX0 | IO | Si pò ièssiri usatu comu un interrupt esterni 0 input à u listessu tempu, è supporta tramindui i modi d'interruzzione di u livellu di bassa tensione o di u trailing edge. |
| 25 | P2.7 | IO | interfaccia IO |
| 26 | P2.6 | IO | interfaccia IO |
| 27 | P2.5 | IO | interfaccia IO |
| 28 | P2.4 | IO | interfaccia IO |
| 29 | P2.3 | IO | interfaccia IO |
| 30 | P2.2 | IO | interfaccia IO |
| 31 | P2.1 | IO | interfaccia IO |
| 32 | P2.0 | IO | interfaccia IO |
| 33 | P1.7 | IO | interfaccia IO |
| 34 | P1.6 | IO | interfaccia IO |
| 35 | P1.5 | IO | interfaccia IO |
| 36 | P1.4 | IO | interfaccia IO |
| 37 | P1.3 | IO | interfaccia IO |
| 38 | P1.2 | IO | interfaccia IO |
| 39 | P1.1 | IO | interfaccia IO |
| 40 | P1.0 | IO | interfaccia IO |
| 41 | UART4_TXD | O | UART4 |
| 42 | UART4_RXD | I | |
| 43 | UART5_TXD | O | UART5 |
| 44 | UART5_RXD | I | |
| 45 | P0.0 | IO | interfaccia IO |
| 46 | P0.1 | IO | interfaccia IO |
| 47 | CAN_TX | O | interfaccia CAN |
| 48 | CAN_RX | I | |
| 49 | UART2_TXD | O | UART2 (portu seriale UART2 di u core OS) |
| 50 | UART2_RXD | I |
